El desmontaje del Kirin 9030 Pro revela la nueva estrategia de China para la fabricación de chips avanzados

El Kirin 9030 Pro equipa los nuevos modelos Mate 80 Pro y Mate 80 Pro Max de Huawei. Lo fabrica la mayor fundición de China, SMIC, en su nodo N+3 de última generación. SemiAnalysis tuvo la oportunidad de desmontarlo y analizar su funcionamiento, y descubrió algunos resultados sorprendentes. El Kirin 9030 Pro presenta un paso de metal mínimo (M0) de tan solo 32,5 nm, ligeramente más estrecho que los 36 nm que presentan los procesadores Panther Lake de Intel, fabricados con su proceso 18A.

Este hallazgo resulta notable porque Intel fabrica sus últimos chips utilizando litografía de ultravioleta extremo (EUV), mientras que SMIC sigue sin tener acceso a los escáneres EUV de ASML debido a años de restricciones a la exportación impuestas por Estados Unidos, por lo que depende de equipos más antiguos de ultravioleta profundo (DUV). El desmontaje nos permite comprender hasta qué punto los fabricantes chinos de chips han llevado al límite las tecnologías de fabricación consolidadas mediante una ingeniería cada vez más ingeniosa, al tiempo que pone de relieve los límites de evaluar los procesos de semiconductores basándose en un único parámetro.

¿Qué es exactamente el «metal pitch»?

El paso de metal mínimo del chip se denomina a menudo «capa M0». Los procesadores modernos contienen numerosas capas de cableado microscópico de cobre que conectan entre sí miles de millones de transistores. El paso de metal describe simplemente la distancia que separa los cables adyacentes. Cuanto menor sea ese espaciado, más recursos de enrutamiento (y, por consiguiente, más lógica) cabrán en la misma superficie.

SemiAnalysis midió la capa de enrutamiento más pequeña del Kirin 9030 Pro en 32,5 nm, frente a los aproximadamente 40 nm del Helio G99 de MediaTek, fabricado con el proceso N6 de TSMC. La publicación estima que el proceso N+3 de SMIC alcanza aproximadamente 113 millones de transistores por mm², superando ligeramente la densidad estimada del proceso N6 de TSMC, que es de 108 millones de transistores por mm². Estas cifras son impresionantes si se tiene en cuenta que el proceso de SMIC se basa exclusivamente en litografía DUV, mientras que Intel utiliza EUV.

Cómo SMIC llevó la tecnología DUV más allá de lo esperado

La pregunta candente es cómo logró SMIC alcanzar una densidad propia de la EUV sin utilizar EUV. La respuesta radica en la complejidad del proceso de fabricación. En lugar de imprimir directamente elementos de circuito extremadamente finos, SMIC recurre en gran medida al patrón cuádruple autoalineado (SAQP), una técnica litográfica avanzada que multiplica de forma efectiva la resolución de los antiguos equipos DUV.

El proceso comienza imprimiendo un patrón relativamente grueso antes de depositar finas capas de material espaciador a lo largo de sus bordes. Dichos espaciadores se convierten entonces en una nueva máscara capaz de definir estructuras aún más estrechas. La repetición del procedimiento varias veces permite a los ingenieros crear elementos mucho más pequeños de lo que la exposición original permitiría normalmente.

Cada pasada de litografía adicional requiere otra máscara, otra etapa de alineación y otra posibilidad de que se produzcan defectos de fabricación. Un mayor número de pasos en el proceso se traduce directamente en mayores costes de las obleas, menores rendimientos y tiempos de producción más largos. SMIC está compensando de manera eficaz la falta de EUV mediante la perseverancia en la fabricación, más que mediante una litografía fundamentalmente superior.

La densidad no se consigue únicamente mediante la litografía

Dejando a un lado el ingenio litográfico, SemiAnalysis atribuye gran parte de las mejoras en densidad de SMIC a la «cooptimización de la tecnología de diseño» (DTCO), una metodología que desarrolla conjuntamente la fabricación de semiconductores y la arquitectura de los chips, en lugar de tratarlas como disciplinas independientes.

En lugar de basarse exclusivamente en transistores más pequeños, los ingenieros optimizan las propias celdas lógicas estándar, reduciendo las regiones de aislamiento, reubicando los contactos, reduciendo las aletas de los transistores y reorganizando los diseños para obtener un ahorro incremental de espacio.

En lugar de dedicar la mayor parte del área del chip a los núcleos de la CPU, Huawei destina una parte considerable de la misma a la caché. Las cachés de gran tamaño reducen los costosos accesos a la memoria LPDDR5X externa, lo que mejora la latencia y, al mismo tiempo, reduce el consumo energético.

El rendimiento de los semiconductores depende tanto del movimiento inteligente de datos como de la miniaturización de los transistores, y el Kirin 9030 Pro es una prueba de cómo la optimización arquitectónica ha llegado a ser tan importante como la propia tecnología de fabricación.

El rendimiento cuenta una historia diferente

Las deficiencias del Kirin 9030 Pro —y, por extensión, de SMIC— se hacen evidentes al examinar el rendimiento en el mundo real. La última CPU insignia de Huawei ofrece un rendimiento más o menos equiparable al de los procesadores Android de gama alta de hace varios años, a pesar de su competitiva densidad de transistores. La brecha en materia de eficiencia es aún mayor.

SemiAnalysis señala que los núcleos de eficiencia reducida de Apple pueden superar al núcleo principal de la CPU de Huawei en determinadas cargas de trabajo con números enteros, consumiendo aproximadamente un vatio de potencia, frente a los aproximadamente 4,5 vatios del núcleo de mayor rendimiento de Huawei. Del mismo modo, la arquitectura Taishan ofrece un rendimiento comparable al del Cortex-X2 de Arm de 2021, mientras que el procesador M1 de Apple de 2020 sigue alcanzando un número de instrucciones por ciclo de reloj sustancialmente mayor con niveles de consumo similares.

Por lo tanto, el Kirin 9030 Pro pone de manifiesto una realidad importante del desarrollo moderno de semiconductores: la densidad de transistores por sí sola ya no define el liderazgo.

La industria china de semiconductores tiene objetivos ambiciosos

En última instancia, el análisis de desmontaje revela una historia mucho más amplia que una simple medición impresionante bajo un microscopio electrónico. Los controles a la exportación han frenado sin duda las ambiciones de China en el ámbito de los semiconductores, pero también han obligado a empresas como Huawei y SMIC a buscar vías alternativas. En lugar de depender exclusivamente de la reducción tradicional de los nodos, ambas empresas parecen centrarse cada vez más en la optimización arquitectónica.

A principios de este año, He Tingbo, de Huawei, presentó lo que la empresa denomina la «Ley de escalado de Tau» en el Simposio Internacional del IEEE sobre Circuitos y Sistemas (ISCAS). Este marco propone la reducción del retardo en la propagación de la señal a lo largo de un chip como el próximo gran motor del progreso en el ámbito de los semiconductores. La mera reducción del tamaño de los transistores es solo una pieza del rompecabezas.

Tecnologías como LogicFolding, que reorganiza los diseños de los circuitos para acortar las rutas de cableado críticas, constituyen el núcleo de dicha estrategia. Huawei afirma que los futuros procesadores Kirin que se lanzarán a finales de este año (probablemente el Kirin 9040) serán los primeros chips comerciales en implementar LogicFolding. La empresa considera que su hoja de ruta a largo plazo podría alcanzar, en última instancia, densidades de transistores comparables a las de las tecnologías de fabricación de la clase de 14 angstroms (1,4 nm) hacia el año 2031.

Es posible que China no siga dependiendo de la DUV para siempre

Según una reciente investigación de Reuters, investigadores chinos ya han construido un prototipo operativo de máquina de litografía EUV tras años de ingeniería inversa de la tecnología occidental. Al parecer, el prototipo comenzó a someterse a pruebas a principios de 2025 y es capaz de generar luz EUV, aunque aún no ha fabricado chips funcionales y sigue por detrás de ASML en áreas críticas como la óptica de precisión. Fuentes citadas por Reuters afirman que el Gobierno chino espera producir chips utilizando este sistema hacia el año 2028, aunque se considera que 2030 es un objetivo más realista. Si las innovaciones arquitectónicas de Huawei acabaran convergiendo con la litografía EUV desarrollada a nivel nacional, la hoja de ruta de China en materia de semiconductores podría presentar un panorama muy diferente a finales de la década.