Notebookcheck Logo

Investigadores crean un prototipo de chip de control 2T1R para computación neuromórfica

Macrofotografía de una oblea de silicio: estructuras como éstas sustentan los diseños de chips utilizados en la computación neuromórfica y en memoria (Fuente de la imagen: Laura Ockel vía Unsplash)
Macrofotografía de una oblea de silicio: estructuras como éstas sustentan los diseños de chips utilizados en la computación neuromórfica y en memoria (Fuente de la imagen: Laura Ockel vía Unsplash)
Una nueva arquitectura basada en memristores 2T1R tiene como objetivo permitir la computación en memoria de bajo consumo para la IA y los dispositivos de borde. El diseño integra regulación de corriente y compatibilidad CMOS para soportar VMM analógicos y tareas neuromórficas.

¿Y si su disco duro pudiera pensar con sus datos? En lugar de limitarse a almacenar archivos, imagínelo procesando y respondiendo a la información exactamente donde se guarda. Ése es el principio en el que se basa la informática en memoria, un cambio creciente en la arquitectura que acerca la lógica a la memoria para aumentar la eficiencia.

Ahora, investigadores del Forschungszentrum Jülich y de la Universidad de Duisburg-Essen han presentado un nuevo diseño basado en memristores 2T1R que podría apoyar este cambio, permitiendo una IA y un hardware de borde más eficientes energéticamente.

Publicado en arXivel diseño integra dos transistores y un memristor por celda, con regulación de corriente destinada a suprimir las corrientes de camino furtivo, un reto conocido en las matrices de memristores. A diferencia de las memorias convencionales, el diseño propuesto pone a tierra ambos terminales de los memristores cuando están inactivos, una estrategia que puede ayudar a mejorar la estabilidad de la señal y reducir las fugas.

La arquitectura está diseñada para soportar la multiplicación vectorial-matricial analógica (VMM), una función central en el aprendizaje automático, mediante el control de la conductancia de los memristores utilizando DAC integrados, señales PWM y rutas de corriente regulada. Se ha implementado con éxito una matriz de prueba de 2×2 utilizando tecnología CMOS estándar de 28 nm.

Al abordar los problemas de la tierra virtual y los efectos de la resistencia de los cables, la arquitectura pretende mejorar la previsibilidad del rendimiento y reducir el consumo de energía. Con compatibilidad para el control RISC-V y la interconexión digital, el diseño 2T1R puede sentar las bases para chips neuromórficos escalables, permitiendo una aceleración de la IA más rápida y compacta directamente dentro de la memoria.

Aunque puede que su disco duro aún no esté pensando, la arquitectura que hay detrás de esa visión ya está tomando forma en el silicio, lo que insinúa un futuro de IA más rápida e integrada en la memoria.

Para conocer todos los detalles técnicos y los resultados, consulte el preprint arXiv completo de (PDF).

Please share our article, every link counts!
Mail Logo
> Análisis y pruebas de ordenadores portátiles y móviles teléfonos > Noticias > Archivo de noticias > Archivo de noticias 2025 05 > Investigadores crean un prototipo de chip de control 2T1R para computación neuromórfica
Louise Burke, 2025-05-21 (Update: 2025-05-22)