AMD Zen 3 Vermeer incluirá un Ryzen 9 5900X de 12 núcleos y un Ryzen 7 5800X de 8 núcleos; se rumorea que se centrará en impulsar la sostenibilidad en las velocidades máximas

La próxima familia de AMD Zen 3 Vermeer incluirá aparentemente el Ryzen 9 5900X (12 núcleos) y el Ryzen 7 5800X (8 núcleos), según un tweet de Patrick Schur que ha sido bastante consistente con las fugas relacionadas con AMD en el pasado. Aunque un tanto en líneas anticipadas, reafirma que AMD estaría efectivamente alineando las próximas nomenclaturas de Cezanne (sucesor de Renoir) y Vermeer bajo una serie común de Ryzen 5000 como se especuló anteriormente.

El tweet no es del todo revelador en sí mismo, pero parece que Zen 3 seguirá ofreciendo un número de núcleos/hilos similar al de Zen 2 Matisse. Así que, mientras que el 5900X será el probable CPU insignia, un 5950X con una configuración de 16C/32T es probable que también esté en perspectiva.

Schur también confirma que los OPN anteriores reportados por el Laboratorio de Igor eran, de hecho, partes de 12C y no de 16C como se pensaba originalmente. Si habría partes de 10C/20T esta vez es todavía una conjetura de alguien - un 5850X, ¿alguien?.

AMD Zen 3 - Nuevo diseño de CCX y funciones de overclocking

Mientras tanto, la fuente de Videocardz ha ofrecido algunas pistas sobre las nuevas características que se pueden esperar en el Zen 3. Citando a la fuente literalmente,

Zen3 será el primer gran rediseño del Zen, enfocado en el rendimiento/vatio y la escalabilidad.

Mejor IPC, 8 núcleos por CCX, nuevo chip IO con mejor controlador de memoria, SMT mejorado, y un impulso más eficiente.

El nuevo impulso no se centra en conseguir relojes mucho más altos, está diseñado para manejar cargas de trabajo largas, puede sostenerse durante varios minutos.

Estos son puntos bastante interesantes. Hemos informado anteriormente que el Zen 3 introducirá un nuevo diseño de CCX. El CCX del Zen 2 alojaba cuatro núcleos con 16 MB de caché L3 por CCX. En el Zen 3, cada CCX albergará ocho núcleos y un caché común de 32 MB L3. Aún no se sabe si habrá mayores capacidades de caché por CCX. El anterior diseño de CCX todavía permitía el acceso a un caché CCX cruzado (con una ligera penalización en el rendimiento), pero el nuevo caché común de 32 MB L3 para los ocho núcleos debería tener un impacto considerable en la minimización de la latencia.

El Zen 3 ofrecerá un mejor IPC que el Zen 2. Mientras que eso es un hecho, exactamente cuánto es todavía una cuestión de especulación. Todos los indicios hasta ahora apuntan a un aumento de IPC de entre 10 y 15% por hilo, lo que sigue siendo bueno considerando el hecho de que el Zen 3 es una fase de optimización (del ciclo de inflexión-optimización) del nodo de 7 nm.

El punto final sobre el aumento es la nueva información. Anteriormente, informamos en base a los códigos OPN disponibles en el Laboratorio de Igor que existe la posibilidad de que el Zen 3 alcance finalmente un aumento de 5 GHz. Aunque la información actual no lo refuta directamente, parece que el aumento de la velocidad del reloj será bastante conservador o sólo a 5 GHz. En su lugar, AMD podría centrarse en proporcionar un aumento sostenido más largo. Todavía es pronto para especular, pero si esta fuga es cierta, entonces nuestras expectativas con respecto a los relojes locos podrían tener que ser moderadas.

Aparte de estas características, se espera que el Zen 3 también ofrezca un control de overclocking por núcleo y nuevos divisores de Tejido Infinito (IF) que permitan establecer la frecuencia del controlador de memoria (UCLK) un poco más alta que la frecuencia IF (FCLK). Anteriormente, la des-sincronización de la frecuencia FCLK y DRAM (MEMCLK) resultaría en UCLK=1/2 MEMCLK, lo que llevaría a una mayor latencia. Posiblemente, el "nuevo dado IO con mejor controlador de memoria" al que se alude se refiere a esta nueva funcionalidad.

La alineación del Zen 3 será anunciada oficialmente el 8 de octubre.